CDCLVC1112 Jitter baja, 1:12 LVCMOS Buffer Reloj Fan-out

CDCLVC1112

Jitter baja, 1:12 LVCMOS Buffer Reloj Fan-out

Hoja de datos

• 
  
  3,3 V y 2,5 V LVCMOS reloj de alto rendimiento Familia Buffer(PDF 414 KB )
  
  
  

  21 de mayo 2010

Los clientes que han evaluado este producto, también evaluados

• 
  
  CDCLVC1102: Jitter baja , 1:2 LVCMOS Fan-out Buffer Reloj
• 
  
  CDCV304: Uso general y PCI- X Buffer 01:04 reloj
• 
  
  CDCLVC1104: Jitter baja , 1:4 LVCMOS Fan-out Buffer Reloj
• 
  
  CDCE913: 1- PLL programable VCXO Reloj Sintetizador con 2,5 V o 3,3 V LVCMOS salidas
• 
  
  CDCLVD1204: Jitter baja, 2-Input Buffer seleccionable 01:04 Universal- a- LVDS
• 
  
  CDCM61004: 01:04 Ultra Low Jitter Cristal generador de reloj

Productos relacionados Más

Información sobre el producto

Características

• De alto rendimiento 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12
  
  LVCMOS Familia Buffer Reloj
• Muy bajo Pin- to- pin Skew <50 ps
• Muy bajo < Jitter Aditivo 100 fs
• Voltaje de alimentación : 3,3 V o 2,5 V
• f_max = 250 MHz y 3,3 V
  
  f_max = 180 MHz a 2,5 V
• Temperaturas de funcionamiento: -40 ° C a 85 ° C
• Disponible en 8 - , 14 - , 16 - , 20 - , paquete de 24 pines TSSOP
  
  (Todos los pines compatible)
• APLICACIONES
  
  • Propósito General de Comunicación , Industrial
    
    y las aplicaciones de consumo

 

Descripción

El CDCLVC11xx es un sistema modular de alto rendimiento , bajo sesgo , reloj de propósito general de la familia de amortiguamiento de Texas Instruments .

Toda la familia está diseñada con un enfoque modular en mente. Su objetivo es reunir a la serie de TI de los generadores de reloj LVCMOS .

Hay 7 diferentes variaciones fan-out , 1:2 de 1:12, disponible. Todos los dispositivos son compatibles pin a cada uno de otros para un fácil manejo .

Todos los miembros de la familia comparten las mismas características de alto rendimiento , como aditivo de bajo jitter , sesgar bajo y amplio rango de temperatura de funcionamiento.

El CDCLVC11xx soporta una salida asincrónica permitir el control (1G ) que cambia los resultados en un estado de bajo consumo cuando 1G es baja. Además, las versiones sincronizadas con permitir el control de falla de conmutación libre y salidas de tres estados se han previsto en las opciones de dispositivo de futuro.

Ver todos Descripción en la ficha técnica

http://focus.ti.com/docs/prod/folders/print/cdclvc1112.html