DALLAS (7 de noviembre de 2006)--Texas Instruments (TI) (NYSE: TXN) hoy presentó primer registro completamente integrada la industria y fase lazo (PLL) para DDR3 registrado módulos de memoria en línea dual (RDIMMs). Este dispositivo de chip único es compatible con alta velocidad de datos de 800 de mega de transferencias por segundo (MT/s) a 1.066 MT/s. El dispositivo también reduce el consumo de energía y espacio en placa para simplificar el diseño de módulos de memoria DDR3 de próxima generación para servidores y estaciones de trabajo. (Consulte www.TI.com/sc06208 .)
Fabricado en la tecnología de proceso de 130 nm de TI, el SN74SSTE32882 también se integra un búfer de alto rendimiento, poco desfase con el registro y el PLL de vibración de la baja. Integración del PLL elimina la necesidad de ajustar el módulo de memoria, lo que simplifica enormemente diseño de diseño y de la Junta para acelerar el servidor y entrada en el mercado los fabricantes de RDIMM. Los clientes también pueden disfrutar de mejor performance y confiabilidad con la integración de estas características.
El 28 de SN74SSTE32882-bit que buffer configurable registrados de 1: 2 está diseñado para una operación de VDD de 1,5 V para alta velocidad y bajo consumo de energía. Un dispositivo por DIMM es necesario para conducir hasta 36 de cargas de SDRAM. Las salidas de circuito controlado por el borde cumplir con las especificaciones de SSTL_15 y están optimizadas para cargas en un DIMM terminado. Para ofrecer la máxima flexibilidad y admiten configuraciones de DIMM estándar de la industria, las salidas de reloj y control pueden ser programadas con diferentes puntos fuertes de la unidad.
La SN74SSTE32882 apoya plenamente las características de la paridad, tal como se define por Joint Electron Device Engineering Consejo (JEDEC). Esta función de paridad mejora la confiabilidad de los sistemas de servidor. El SN74SSTE32882 también soporta una amplia gama de propagación (SSC) para reducir el EMI de sincronización.
"El SN74SSTE32882 es el primer dispositivo en el mercado, lo que permite el futuro de costo y eficacia energética registrado DIMM para la próxima generación de servidores y equipos de high-end," dijo Kent Novak, director general del grupo de comunicaciones de alta velocidad de TI. "Este dispositivo es un resultado de liderazgo en tecnología analógica y la cooperación con proveedores de chipset de líderes en la industria, servidor OEMs y fabricantes DIMM de TI".
Información sobre RDIMMs de DDR3 disponibles y la línea completa de productos de reloj de TI es en los relojes y la Guía de selección de alarmas, disponible en
www.TI.com/Clocks .
Fabricado en la tecnología de proceso de 130 nm de TI, el SN74SSTE32882 también se integra un búfer de alto rendimiento, poco desfase con el registro y el PLL de vibración de la baja. Integración del PLL elimina la necesidad de ajustar el módulo de memoria, lo que simplifica enormemente diseño de diseño y de la Junta para acelerar el servidor y entrada en el mercado los fabricantes de RDIMM. Los clientes también pueden disfrutar de mejor performance y confiabilidad con la integración de estas características.
El 28 de SN74SSTE32882-bit que buffer configurable registrados de 1: 2 está diseñado para una operación de VDD de 1,5 V para alta velocidad y bajo consumo de energía. Un dispositivo por DIMM es necesario para conducir hasta 36 de cargas de SDRAM. Las salidas de circuito controlado por el borde cumplir con las especificaciones de SSTL_15 y están optimizadas para cargas en un DIMM terminado. Para ofrecer la máxima flexibilidad y admiten configuraciones de DIMM estándar de la industria, las salidas de reloj y control pueden ser programadas con diferentes puntos fuertes de la unidad.
La SN74SSTE32882 apoya plenamente las características de la paridad, tal como se define por Joint Electron Device Engineering Consejo (JEDEC). Esta función de paridad mejora la confiabilidad de los sistemas de servidor. El SN74SSTE32882 también soporta una amplia gama de propagación (SSC) para reducir el EMI de sincronización.
"El SN74SSTE32882 es el primer dispositivo en el mercado, lo que permite el futuro de costo y eficacia energética registrado DIMM para la próxima generación de servidores y equipos de high-end," dijo Kent Novak, director general del grupo de comunicaciones de alta velocidad de TI. "Este dispositivo es un resultado de liderazgo en tecnología analógica y la cooperación con proveedores de chipset de líderes en la industria, servidor OEMs y fabricantes DIMM de TI".
Información sobre RDIMMs de DDR3 disponibles y la línea completa de productos de reloj de TI es en los relojes y la Guía de selección de alarmas, disponible en
www.TI.com/Clocks .
Disponibilidad
El SN74SSTE32882 está empaquetado en un BGA de 176-pin con tono de bola de 0,65 mm en una cuadrícula de 11 x 20. Hoy en día es de muestreo y estará en plena producción en 3Q2007.
